走向超值而極緻的 HI-FI電腦訊源（連載）

[seafood]

資料不一定要準，但是時脈一定要準。
只有當時脈從0->1時，資料才允許從1->0或是0->1。
這是D-type flip-flop的特性。

我的理解是時脈為0時他會將資料鎖存住，然後時脈從0->1的上升沿時才將資料送出，所以輸出的jitter與資料的jitter無關，只與時脈的jitter相關。
但是資料的電壓也不影響嗎，譬如原本3V代表1，0v代表0。現在資料輸入的是2.7v，3.3v代表1,0.3v代表0。也不影響嗎？
資料電壓的高低會不會影響0和1的判斷速度？會不會影響輸出的電壓？

[kevintran]

[恕刪】

至於 psychoacoustics 依我目前看來是沒有任何產品才對，可能我要求的太高階，

【恕刪】

除非Psycho你對psychoacoustics 的定義跟我所知的不同，Floyd Toole（以及很多別的音響工作者）都是利用psychoacoustics來設計，比方說，喇叭。
Toole還寫了一整本書，https://www.amazon.com/Sound-Reprodu.../dp/0240520092

[bchsieh]

D-type flip-flop 看懂了，所以對齊不必任何演算法，ok！讚！！

那麼問題就在於『資料』了，記得你跟我們解釋過，ian's fifo把資料存在自己的高速sram，再『同時進出』把sram的資料送出來，每個bit都是使用目前性能最高的供電晶片供電，所以每個bit的方波之slew rate都是最快的，沒錯吧？

這裡總有『演算法』了吧？有一組程式進行上述的動作對不對？就是這個動作：

　　把資料存在自己的高速sram，再『同時進出』把sram的資料送出來

如果這個動作本身產生了JITTER，後面有 D-type flip-flop 會幫忙對齊，所以你才覺得固件不影響IAN'S FIFO的性能？

是的，教授。
但從FPGA出來的slew rate並不保證最快，而且後面還經過一個光耦隔離器，所以clean side的資料方波slew rate並不一定好。
而後面有一個高速flip-flop在那邊負責對齊所有資料，並重新輸出方波，讓方波的jitter很小，而且slew rate很好。

[bchsieh]

我的理解是時脈為0時他會將資料鎖存住，然後時脈從0->1的上升沿時才將資料送出，所以輸出的jitter與資料的jitter無關，只與時脈的jitter相關。
但是資料的電壓也不影響嗎，譬如原本3V代表1，0v代表0。現在資料輸入的是2.7v，3.3v代表1,0.3v代表0。也不影響嗎？
資料電壓的高低會不會影響0和1的判斷速度？會不會影響輸出的電壓？

seafood兄您好，

以小弟粗淺的電學常識所知，flip-flop的輸入波形以及強度和輸出波形無關。
輸入波形只要不要太差，在判斷0和1的門檻時沒有出錯，就不會有問題。
重點並不在low和high的電壓為何，重點反而是在方波上升緣和下降緣過01判讀門檻的時候，有沒有遲疑。

[seafood]

如果clock上升緣時，data剛好有波動呢？也不影響波形嗎？

[chinpunto]

其實McDualXO如果上面三組3.3V電源不改的話，McFifo + McDualXO也只要兩組5V電源，跟FifoPi一樣。

Hi BC兄
目前McDualXO 可用的輸入DC有三種：

1, 5Vx1--->一組DC 5V供板上三塊穩壓LDO小板轉3.3Vx3
2, 3.3Vx1--->穩壓LDO 3.3V 供原來 DC 5V ，直接給3.3V (折斷LDO+IN和OUT引腳短路)
3, 5Vx1+3.3Vx3--->一組DC 5V+3.3Vx3進GND&OUT (折斷LDO)

想請教您，假設供電的功率一樣，您會選擇一組"單路 穩壓LDO 3.3V "還是三組多路"一組DC 5V+3.3Vx3進GND&OUT "呢?
當然"3 "各組獨立會比較少干擾，而"2"可以共用其他組的電可能暫態會好一點，就我所知海盜船的AXI系列是都是單路，而Antec HCP Platinum系列是都是多路，以"聲音" 來說您試過在McDualXO上單路與多路的區別嗎? (目前電源經費被凍結，不能上好上滿) 另外也想請教您的McFifo也是跟McDualXO一樣的供電嗎? (很抱歉，一下問了這麼多問題如有冒犯還請見諒)

[babymlin]

那你試試兩個方向,

1.其他不動下單獨CPU調成3.3Ghz

2.其他不動,單獨將ram調回1600mhz,再放寬CL讓系統可以穩定運作

你用的ram應該也是高階模組,1.2V 1600mhz下CL應該也不會太難看,

其中2如果你已經試過了就不用了,單純只是建議讓ram跟CPU成整數倍,

減少互調失真(intermodulation distortion),雖然詳細原理我也不懂,

但之前發現這個聽感經驗後請教BC謝兄,他是提到這個干擾來源.

另外針對Ram相關設定,我目前的經驗是:

1. 1T mode比2T好太多,2T的負面效果比放寬CL多太多(intel平台不知道有沒有Gear Down Mode,如果有,也選擇停用)

2. 不採用除頻模式(維持CPU:RAM=100:100),開啟除頻的負向效果跟2T一樣慘烈

3. 最主要的前四項參數(CL TRCD TRP TRAS),前三項在維持一致下調到穩定運作的下限,第四項(TRAS)則根據SPD的倍率做微調,

但基本上CL TRCD TRP在最低下限的時候,TRAS能穩定的極限大概也就是SPD預設好的倍率值附近,畢竟那是原廠tune過的結果.

4. 其他細項時序我會用Auto,超頻主機板通常都會幫你調到不錯的參數,自己調不見得比較好(最主要是效益也不大了)

5. 調完記得開機跑記憶體延遲測試n次,照理說應該要降低,否則表示你調過頭,傳輸錯誤率太高拖累延遲(這情況通常你穩定性測試也會過不了)

6. Spread Spectrum之類的功能記得關掉,那會直接讓訊號品質劣化

7. VRM switching frequency拉到最高(我知道你已經調了,給其他人參考用)

8. VRM電源管理模式選擇啟用最大相數以及電流優先

感謝Higuma兄分享。
昨晚將cpu/ram從2.5G(100X25)/DDR2.13G(66.67X16@CL13,1.05V)降到1.6G(100X16)/DDR1.6G(66.67X12@CL10,1.05V)，
沒想到差這多，更高音壓卻不刺耳，音像定位無論左中右跟深度都很明確，而且音色呈現更為真實。
音色要真實表示整個泛音結構都要完整，否則只能靠腦補。

[arnoldonomics]

如果clock上升緣時，data剛好有波動呢？也不影響波形嗎？

基本上沒有影響，除非data的波動嚴重到影響0、1的判斷～
Data在這裡可以是類似開關的角色，只要0、1的判斷沒問題，輸出就是獨立clock(或是bc兄提到的flip-flop)決定的

[bchsieh]

如果clock上升緣時，data剛好有波動呢？也不影響波形嗎？

seafood兄您好，

數位只看有沒有通過門檻，只要波形不在門檻來回跳動，就不會影響波形。
就算輸入波型是正弦波，輸出仍然是方波。

下圖就是一個問題波型的例子，取自Tektronix application note: How to use a mixed signal oscilloscope to test digital circuits
glitch.jpg

最上方的黃色波型，是很醜的時鐘波型，最下方的方波是從這個黃色波型讀出數位訊號的結果。
可以發現正中間有個時鐘方波的前面，多了一個小方波。
就是因為上方黃色波型在過01判讀門檻時，在門檻來回多跑動了一次，所以就跑出另外一個小方波。
這就是為什麼我們一直強調，方波的slew rate越高越好。
因為訊號的slew rate越高，就越不容易因為雜訊而增加jitter，也更不容易讓波型在門檻上下跳動，導致數位資料錯誤。

[bchsieh]

Hi BC兄
目前McDualXO 可用的輸入DC有三種：

1, 5Vx1--->一組DC 5V供板上三塊穩壓LDO小板轉3.3Vx3
2, 3.3Vx1--->穩壓LDO 3.3V 供原來 DC 5V ，直接給3.3V (折斷LDO+IN和OUT引腳短路)
3, 5Vx1+3.3Vx3--->一組DC 5V+3.3Vx3進GND&OUT (折斷LDO)

想請教您，假設供電的功率一樣，您會選擇一組"單路 穩壓LDO 3.3V "還是三組多路"一組DC 5V+3.3Vx3進GND&OUT "呢?
當然"3 "各組獨立會比較少干擾，而"2"可以共用其他組的電可能暫態會好一點，就我所知海盜船的AXI系列是都是單路，而Antec HCP Platinum系列是都是多路，以"聲音" 來說您試過在McDualXO上單路與多路的區別嗎? (目前電源經費被凍結，不能上好上滿) 另外也想請教您的McFifo也是跟McDualXO一樣的供電嗎? (很抱歉，一下問了這麼多問題如有冒犯還請見諒)

chinpunto兄您好，

選項2不可行，因為McFifo的隔離端是由McDualXO的5V來供電的。
您可以仔細看一下McDualXO電路板，白色排線最靠XO的那一隻腳，是直接接在5V+上面的。

其實選項3還有很多種組合：
A. 5Vx1 + 3.3Vx3
B. 5Vx1 + 3.3Vx2
C. 5Vx1 + 3.3Vx1
而B和C又各有幾種組合，因為3.3V分別供電給XO、reclock、driver。
哪些3.3V要獨立供電，可以選擇一下。

這3組3.3V供電，電路分別為：
1. XO供電：ADM7154 -> 2顆XO
2. driver供電：LDO -> 兩組LDO -> 3L553
這裏出錯了，抱歉。因為後來小弟想了想，LDO輸出已經是3.3V了，怎麼可能再經過兩組LDO電壓還夠高..
所以用電表仔細量了一下，發現三組3.3V電源都是直接一階穩壓供電。
另外這兩組LDO是用來開關74374的，並非供電用。
3. reclock供電：LDO -> 兩顆74374

可見Ian對clock driver供電的重視程度。
反觀兩顆74374只有一階穩壓而已。
其實根據經驗，小弟認為74374的穩壓對聲音有絕對性的影響，其重要性不會小於XO的供電。
上面刪除，原因如上述..

說實在的，要選擇哪一組3.3V比較不重要，其實很難選... XD
當初小弟是四組獨立供電直上，根本沒聽過原始供電的聲音。
因為當初推薦小弟一定要玩Ian's Fifo的一位朋友，跟小弟說不用考慮，直接上四組獨立電源就對了。

小弟的McFIFO和McDualXO的供電完全相同，因為當時買了一堆LT3042，不用白不用，到現在還沒用完呢.. XD


您可以考慮三組3.3V共享同一個變壓器抽頭，因為LT3042/LT3045的PSRR非常高，理論上互相影響的程度非常低才對。