顯示結果從 1 到 10 共計 881 條

混合查看

  1. #1
    註冊日期
    2007-10-23
    文章
    884
    Thanks
    3,153
    Thanked 3,785 Times in 778 Posts

    預設

    引用 作者: Ericcatz 查看文章
    Iancanada表示:
    FIFOPi的聲音還有提升的空間耶!真令人期待!

    [恕刪]
    去年八月,一位diyaudio的網兄Andrea把FifoPi拿去用專業儀器測量,發現對原始訊號相躁(phase noise)的改善僅僅限於10Hz以下的範圍,超過10Hz以上的相躁跟原始訊號品質還是有很高程度的相關性。Andrea還提出一系列針對FifoPi的改善建議,希望Ian可以在下個版本的FifoPi進一步解決串擾的問題,結果Ian就不爽了,互相來往吵了好幾天,最終Andrea還是放棄說服Ian。很明顯的,Ian當時完全在狀況外,原因可能是因為 1. 他完全搞不懂什麼是相躁,只知道jitter 2.他只有一台中高階示波器,並沒有真正適合拿來測量jitter和相躁的儀器。

    看來,Ian最後還是發現FifoPi有問題,才出了這塊板子。這塊板子基本上就是依照Andrea的建議去做的,但從圖片上看起來,他並沒有採用「所有」Andrea的建議,尤其是BCLK、LRCLK、和SDATA這三組I2S訊號所使用的flip-flop晶片需要獨立供電這點,在這塊板子上並沒有看到。

    但是,可以預見的是,這片新加的板子光是將各路訊號使用獨立flip-flop做reclock和加強隔離,應該還是能夠讓FifoPi更接近它原來預設的功能 - 也就是無視前端訊號品質。
    此篇文章於 2021-04-20 09:25 PM 被 bchsieh 編輯。

  2. The Following 7 Users Say Thank You to bchsieh For This Useful Post:


發文規則

  • 不可以發表新主題
  • 不可以發表回覆
  • 不可以上傳附件
  • 不可以編輯自己的文章
  •