走向超值而極緻的 HI-FI電腦訊源（連載）

[alex0715]

HiHi~ 我分享一下自己的木耳能聽得出差別與聽不出來的部分.

喇叭系統 ( 目前樂之邦03 Plus USB DAC　--> ES9028Pro DAC --> Luxman m03 後級　--> Kef LS50)
明顯差別: 置換ES9028Pro DAC 內部I/V 及Buffer的OP運算放大器, DAC至後級及喇叭線加粗.
略感差別: 用電視附送小黑AV線(CVBS)vs. CATV用75ohm線 作為S/PDIF線
沒感覺差別: 自製超短平行雙線SPDIF(無阻抗控制) vs CATV用75ohm線 作為S/PDIF線

耳機系統 (目前樂之邦10 DAC耳擴一體 --> Senheisser HD650, 之前曾用樂之邦01 USD+Nano DAC+HP10耳擴)
明顯差別: Nano DAC-HP10 直連connector
略感差別: Nano DAC內部加固態電容穩壓, Y型USB線另加adaptor供電DAC
沒感覺差別: 自製黑曜石接地盒對壁插加強接地

自製的超短平行雙線傳輸SPDIF信號, 我是選用傳電流用的粗銅線確保超低電阻. 但其平行線的電磁波場型與RCA接頭的cylindar場型完全不同, 受限我的耳力或設備/場地的鑑別度, 我已察覺不出差別. 所以最後我的選擇就是用CATV業者提供的線來傳SPDIF, 因為對他們而言如果線的阻抗偏離標準規格太遠, 則傳輸距離放大到百公尺以上時其後果是信號不良客戶抱怨. 就算沒TDR我也比較能放心這些cable的阻抗控制不會太差, 價格又超便宜~

謝謝 alex0715 回覆 這冷門文，看了論壇裡的紀錄，有 SPDIF 數位線的學理討論串，RC NANO-DAC 與 01 USD 的 DIY，NANO-DAC RCA 公對公 接法，GMP435S，淘寶找物與購物等..，皆是有趣的部分。 有學理基礎，有 DIY 能力與動力，有 DIY 的想法，有找物與購物力，也有聽感力，難道是 PTT 的族群?

請問之前有嘗試印證 SPDIF 數位線的學理嗎? 有試著感受與體驗嗎?

看 alex0715 後來把 RC NANO-DAC 與 01 USD 都出清了，請問這兩者最後 DIY 到什麼程度呢? 2015 手上也有這兩物，不過那時實際生活面佔去大量時間，沒什麼力再 DIY 了..，NANO-DAC 則是到 2020 年底才鼓起勇氣去 DIY。


回到 alex0715 回覆的內容，看過論壇裡的發文，再看這內容，有些詫異呢! 有 DIY 與實際感受經驗的背景，卻從頗偏學理的角度切入! 忘了從哪時開始，也許是體驗了一些 音響上的現象 後吧? 學理/理論所寫的內容，會拿來參考、推論，但也可能視為 待驗證 的 假設。 整理了下面幾點
1. 假定
2. rise/fall
3. slew rate
4. PCB trace
5. 數位同軸線 的 impedance
6. TDR/頻譜分析儀

1. 假定
假定一 => RCA 接頭 信號反射 較不顯著
這是否可延伸另一點 人耳 能否感受出 較不顯著 的影響? 試問，要如何去驗證這部分?

現實面一 難以完美匹配
現實面二 無儀器設備可量測
現實面三 哪段為 impedance 的調整目標? 同軸線? RCA 接頭? 電路板上佈線?

基於上述三點，這部分是難以驗證的。

假定二 => buffer IC的slew rate為20V/us, 且驅動-0.5V~0.5V的S/PDIF電位, 則基頻為 (0.5+0.5)*2/20 Mhz=0.1 Mhz, 對比光速後可得基頻波長為15公尺. 要到第九次諧波, 其波長才到達1.5公尺接近線材長度。
這是否可延伸另一點 人耳 能否感受出 九次諧波以下 的影響? 試問，要如何去驗證這部分?
重複的不寫

現實面四 大多是假定，與實際 IC 的行為極可能不一致
現實面五 IC 相關資料屬 廠商不可公開的資料

這也可問一點，電源線 有影響嗎?


2. rise/fall
3. slew rate
4. PCB trace
5. 數位同軸線 的 impedance
這四點，同樣的現實困難點

現實面二 沒有儀器設備(示波器)測量 rise/fall, slew rate
現實面六 PCB trace 相關資訊屬 廠商不可公開的資訊
現實面七 數位同軸線的實際情況

唯一可試的，是破壞實際用的 RCA 接頭，看看裡面結構，但破壞的意義為何? 比較 RCA 接頭的實體長度 與 電路板上的佈線長度，再假定何者影響較少? 那就回到 1. 假定 的情況。 假如換了一顆 RCA 接頭，聽起來不同，則可能有實際影響。 難以驗證 何者影響較小 與 可能聽出實際上有影響，何者較便於一般使用者測試?

E5300 上的 RCA 接頭
附件 34031
附件 34032


6. TDR/頻譜分析儀
一般使用者難有這類分析儀器..，再做大膽猜想，設計 轉盤、數位同軸線與 DAC 的廠商，是否有這兩種儀器，也許都打上問號? 以此類推家電品牌。 要同時有示波器、TDR 與 頻譜分析儀，也許電腦相關廠商與學術研究單位較可能。

可能的設計面，依照前(轉盤)後(DAC) IC 的規格，再決定 PCB trace。 PCB 回來再測量 IC，trace 與 RCA 接頭 的實際情況，再看零件要如何調整。 測量 數位同軸線的 RCA接頭 與 數位同軸線 的實際情況，這些通通去做，應仍存在些微差異。 現實上，各廠商僅設計與品管各自產品，也許做些相容性測試。 試問何者會投入龐大資源去測試 轉盤、數位同軸線與 DAC 三者間的搭配? 忽然想到 Micromega 不知有無做過這種嘗試?


能 DIY 的使用者，付出成本與所得，也依不同背景與經濟實力，會有極大間距。 試想最後可能是幾 ohm，或更低範圍的調整，昏!! 不好高騖遠，量力而為，於我是 DIY 不時須審思的準則。

理論是一種基礎，實際實驗也是一種基礎。 無儀器設備，平價路線者如我，小實驗是更容易的方式。 相較於理論，去實際感受、調整與體驗。 在能力範圍裡做實驗，嘗試去驗證理論，分享有些許參考性的結果，較易於繼續在音響路上慢慢進步。 網上偶參與討論，觀察，潛水了許久，點滴在心頭，就隨興，隨意與照進展來分享，繼續慢慢摸。


看 alex0715 曾試過的 DDC RCA 公轉公 RC-NANO-DAC RCA公轉公 擴大機? 這頗像一體機的概念? 那能否感受出差異，也可能反映出有其他因素影響?

另外 RCA 公轉公 這點，之前看到便覺得有意思，但這種應用，可能較適合耳機系統。以喇叭系統，少掉 數位同軸線 與 類比訊號線，要如何將訊源整段(DDC 與 NANO-DAC)接上擴大機? 桌上型系統某個範圍裡也許可以，若到更大的系統，擴大機有限制條件(RCA 有結構承重因素)，再者一段超長的 USB 線? 簡言之，便利性大減，還須克服其中環節。 不過，思考這可能性的過程蠻好玩的，也是種腦力激盪，小組件或可考慮這應用!

不知 alex0715 出清後，有升級設備嗎? 還是不碰了?


最後，終端電阻的匹配還是最重要, 大過RCA connector與PCB trace(如果沒拉很長) 的結論。

這沒法驗證，如上面所寫，無法測量 RCA 接頭，也無法測量 PCB trace，僅有 bchsieh 測量的 RC 小白線數據。 無數據，無法觀察不匹配的情況，自然也無法驗證何者為重，遑論之後的部分。 理論是增加更多未知? 還是助於實驗進行? 若都需儀器設備，那對一般使用者就是困難。

而前篇文的結論，也是出於無儀器設備，僅推測聽感上 接近匹配狀態 優於 原始設定狀態。

[bchsieh]

謝謝這篇硬核的阻抗匹配論證. 拙見小小補充, 阻抗不匹配的反射也跟那段不同阻抗傳輸線的長度有關. 即RCA接頭即使阻抗並不符合, 由於其總長度約莫2公分之內, 比起數位SPDIF的基頻波長短很多, 其造成信號反射相較50~200公分的信號線較不顯著. 至於SPDIF的基頻約多少, 要看其方波邊緣的rise/fall時間長短而定. 假定buffer IC的slew rate為20V/us, 且驅動-0.5V~0.5V的S/PDIF電位, 則基頻為 (0.5+0.5)*2/20 Mhz=0.1 Mhz, 對比光速後可得基頻波長為15公尺. 要到第九次諧波, 其波長才到達1.5公尺接近線材長度.......簡單結論, S/PDIF線材與USB DAC & DAC IC之終端電阻的匹配還是最重要, 大過RCA connector與PCB trace(如果沒拉很長). 當然理論歸理論, 有條件的電子玩家用TDR (time domain reflector) 及頻譜分析儀做實際的量測更能確保信號品質.

alex0715兄您好，

44.1KHz/16bit的標準CD格式的SPDIF訊號頻率為5.6448MHz，這應該就是基頻。標準SPDIF訊號Vpp為0.5~0.6V，就以0.5Vpp來計算，假設是5.6448MHz的弦波，slew rate至少要17.7V/us。而如果要傳遞的是方波，那麼slew rate就要更高上不少了。

5.6448MHz的弦波，以一般同軸電纜的波速約為0.66倍光速來計算，波長約為35公尺，1/4波長為8.76公尺。一般來說，傳輸線如果短於1/4波長就可以不用擔心反射波對原始波所造成的嚴重破壞，導致資料傳輸錯誤。但對音響的數位訊號來說，資料不傳錯只是最低標準，也就是DAC可以正確的鎖定訊號。大家所追求的，是盡量壓低jitter，而反射波對原始波的干擾大小，也會直接影響到jitter的大小，所以要求標準自然就高得多。更何況，8.76公尺這個1/4波長是從弦波計算而來，如果是方波，這個波長自然又短得多了。

小弟今天把RC小白線和Nano Dac接上TDR做了一些測量，結果如下圖：
TDR_different_slew_rate_explained.png

小弟用了四個不同rise time的方波(對應到不同的頻寬)來進行TDR，看看方波的頻寬要降到什麼程度，RCA頭/座才會沒有影響。rise time和頻寬之間的換算公式為： 0.35 / rise time = 頻寬 (-3dB)。圖中四個結果由上到下的方波頻寬為20GHz、1GHz、350MHz、100MHz。1GHz為Potato Semi所生產的Buffer IC頻寬，350MHz大約為Ian's TransportPi上面的SPDIF buffer的頻寬，而100MHz就是抓個低標來比較而已。

首先來看20GHz的結果(白線)。左側水平那一段是阻抗約為55歐姆的RC小白線(下方橘紅色框框內有測量值)，前後突起部分就是RCA頭/座阻抗升高的部分。中間大幅度下凹的部分，是Nano Dac的同軸/光纖切換電路裡有個T型分支，造成阻抗下降到40歐姆左右。
TDR-reflections_cases.jpg
此圖來自於Megger.com，顯示常見的幾種TDR反射結果，其中第四種(T-Joint)符合本次測量結果，也就是那個同軸/光纖切換的T型分支電路所造成的。

而最右側的阻抗上升至75歐姆左右(下方橘紅色框框內有測量值)，就是Nano Dac內部的75歐姆終端電阻。

接下來我們看四個不同rise time方波的比較結果，可以發現只有100MHz頻寬的方波，才能無視RCA頭/座的影響。而350MHz以上頻寬的方波，都會被RCA頭/座影響而產生反射干擾。但是話說回來，Buffer IC的頻寬可以輕鬆超過300MHz，但我們用的SPDIF同軸線的頻寬有那麼高嗎？如果線材的頻寬沒那麼高，是不是RCA頭/座的影響就根本無關緊要？

所以小弟就打了個20GHz的方波測量RC小白線的頻寬，結果如下：
2022-08-16T12:09:50.png
經測量rise time為533.98ps，經過公式0.35/rise time來計算頻寬，小白線的-3dB頻寬超過650MHz，而且這還是接上一堆sma轉BNC再轉RCA的廉價轉接頭之後的測量結果，所以實際頻寬一定更高，要傳遞頻寬350MHz以上的方波，不會有問題。

因此，從以上的測量看來，小弟的結論如下：
1. SPDIF訊號方波的頻寬如果高於350MHz，RCA頭/座就會對訊號有影響。
2. 不錯的buffer IC頻寬可以輕鬆超過300MHz，所以在很多情況下，RCA頭/座會影響訊號。
3. 之前小弟有解釋過，方波的slew rate越高(也就是頻寬越高)，對雜訊造成的jitter的免疫力越好。這也就是為什麼國內外DIY界已普遍認定高slew rate的SPDIF buffer IC對提升音質有幫助。
4. Nano DAC的阻抗匹配問題最大的地方在同軸/光纖切換電路。如果能用美工刀把銅箔割開，斷開切換電路，甚至直接用同軸線從RCA座直接拉訊號到終端電阻的位置，如此一來阻抗匹配就會更完美。

[dequad]

(補充說明：Intel 12代 CPU 的 memory controller 本身不支援 DDR5 CR1/Command Rate 1T。DDR5 想用 CR1 的話必須靠主機板/BIOS 支援。這是為 audio PC 選擇 12代 DDR5 主機板的主要考量之一。已陸續有 DDR5 主機板在新版的 BIOS 加上 CR1 的選項了。)

前晚把 KLEVV 的 DDR5 調成 DDR4 風格的低頻率、低時序設定，用 Aida64 測得最低 43.3ns 的記憶體延遲：

15 aug 2022 audio PC 28-29-29-28 43.3ns.jpg


今晚改用 DDR5 擅長的高頻率、高時脈設定。測得了目前為止最低的記憶體延遲：

16 aug 2022 audio PC 139M BCLK 41.2ns.jpg


L1 Cache 的延遲也從 0.9ns 降到 0.8ns。

哪種調法好聽？差別應該非常微小。因為無法做即時比較，憑記憶很難說哪個好。能確定的是兩種調整方式的聲音都比之前「Hi-Fi」，聲音更直接、空氣更透明。兩晚都播了最近愛聽的 Nelson Goerner 彈 Iberia，都很開心的從頭聽到尾。

哪種調法較穩定？兩晚各聽了快兩個小時，分別當機一次，但都自動重開機，不到一分鐘就又連上 control PC 了，沒什麼痛苦，所以打算繼續用這種較緊繃的設定。

(這個討論串快被我洗版成超頻天地了 )
(超頻有一定風險，動手前請詳閱廠商說明 )

[gangster.tank]

就我經驗，高頻會比低頻好聽一些。不過重點都是ns降低，所以哪種都可以，差不了太多。比較要注意的是記憶體散熱，高電壓會讓記憶體變熱（聲音一樣HIFI，但會有燥感），有時候為了超頻或降時序不得不加壓，我認為最好的方式就是透過水冷去散熱記憶體。

然後主機板裡面的CPU Cache clock（就是Aida64右下角那個 North brigde）調高也可以降ns。（聲音也會變好很多）

[dequad]

讀了 ganster.tank 的建議，晚上就把一直設為「Auto」的 CPU Cache Ratio (在有些 BIOS 裡稱為 ring ratio) 調成比實際 CPU ratio 少 1 (基頻 x1)，開機後馬上感覺系統變得較穩定（我到現在還在想為什麼這種事能感覺得出來 ）。

試著把基頻再上調到之前無法開機的頻率，竟然順利過關，用 Aida64 也測到更低的 latency。開聲聽，非常驚人。如果你的 CAT 還沒調過 cache ratio，不用猶豫了，趕快調！


17 aug 2022 audio PC 40.4ns.jpg


據說目前 DDR5 只要使用 Hynix 晶片，性能差異並不大；CPU 的 IMC（記憶體控制器）和主機板才是記憶體超頻/降時序的關鍵，而 non-K CPU 的 IMC (記憶體控制器）能力遠遜於 K 級 CPU。可以想見日後若換上 K CPU，latency 有機會再大幅降低。

總之非常感謝 gangster.tank

[Higuma]

讀了 ganster.tank 的建議，晚上就把一直設為「Auto」的 CPU Cache Ratio (在有些 BIOS 裡稱為 ring ratio) 調成比實際 CPU ratio 少 1 (基頻 x1)，開機後馬上感覺系統變得較穩定（我到現在還在想為什麼這種事能感覺得出來 ）。
試著把基頻再上調到之前無法開機的頻率，竟然順利過關，用 Aida64 也測到更低的 latency。開聲聽，非常驚人。如果你的 CAT 還沒調過 cache ratio，不用猶豫了，趕快調！

CPU Cache拉高反而更穩定? 這個蠻有趣的,不過為啥要降1個ratio? 是同步會不穩嗎?

順便問一下CPU/RAM等主要電壓部分您是都調Auto嗎?

因為我在想是不是CPU Cache拉高之後電壓也跟著自動拉上去,所以反而變穩定.

另外要討論dram參數,我覺得更關鍵的是電壓,因為實際在trade off的不是時脈vs時序,而是latency vs voltage.

固定電壓下,先決定1T模式下的最高穩定時脈再慢慢壓低時序可以得到最低的延遲,最佳化瞬態性能.

此時拉高電壓可以提高瞬態的潛力,但代價是音色會偏向銳利與白熾;降低電壓可以提升音色的豐富度與色彩感,

但代價是瞬態性能必須妥協,整體聽感相對柔化.

所以更進階的調整是先抓一下電壓與時脈間的曲線關係,在邊際效益明顯遞減前的範圍內依聽感偏好決定自己要的

組態區間.

以古早的P900一脈為例,他們是堅持極低電壓+低時脈+低時序的方向;

以ganster.tank來說,他是偏向高時脈(4G起跳?)+較高電壓+相對低時序的方式;

而我則是會去找出該款CPU的時脈電壓曲線,在斜率為1的效益平衡點附近調整.

例如AMD Zen3大概就是3.2~3.8G,超過4G就會越過一個閥值,電壓開始大幅上升.

Intel 12代會再高一截,可能4.2甚至4.5G之前加壓幅度都還好,這些資料與圖表可能

要花點時間找,但很有用.

據說目前 DDR5 只要使用 Hynix 晶片，性能差異並不大；CPU 的 IMC（記憶體控制器）和主機板才是記憶體超頻/降時序的關鍵，而 non-K CPU 的 IMC (記憶體控制器）能力遠遜於 K 級 CPU。可以想見日後若換上 K CPU，latency 有機會再大幅降低。

總之非常感謝 gangster.tank

non-K CPU 的 IMC較差是因為SA電壓不給調吧?

實際上非K的H0 step因為原生6P 0E,內部總線是較短的,也就是延遲相對更低,

只是被鎖了SA後Dram時脈變得很有限.但運氣好一點Gear1 DDR4 3600/Gear2 DDR5 5800

還是能達到的,基本也夠用了.

[dequad]

CPU Cache拉高反而更穩定? 這個蠻有趣的,不過為啥要降1個ratio? 是同步會不穩嗎?

看到很多人說 cache 的頻率一定要比 CPU 低才不會出問題，一般也都設成比 CPU 低幾百 MHz，調到只比 CPU 低一個基頻的十分罕見。為求心安，就沒試拉到跟 CPU 同頻率了。

順便問一下CPU/RAM等主要電壓部分您是都調Auto嗎?

因為我在想是不是CPU Cache拉高之後電壓也跟著自動拉上去,所以反而變穩定.

CPU 輸入電壓固定設在1.9V。記得 BIOS 裡好像有 cache 電壓的相關設定，因為不知其然，就維持原來系統的預設值。所以 BIOS 的確有可能在 cache 頻率提高後自動提高其電壓，得再研究確認。VDD、VDDQ 等都是設固定值。這方面我是幼稚園程度，唯一的目標只是能開機，幾乎完全沒餘裕去微調電壓、驗證聽感（我的 audio PC 在播放時是拿掉顯示卡的 headless 狀態，要進 BIOS 調整必須把 control PC 的顯示卡拆下來移到 audio PC 上 ）。

而我則是會去找出該款CPU的時脈電壓曲線,在斜率為1的效益平衡點附近調整.

例如AMD Zen3大概就是3.2~3.8G,超過4G就會越過一個閥值,電壓開始大幅上升.

Intel 12代會再高一截,可能4.2甚至4.5G之前加壓幅度都還好,這些資料與圖表可能花點時間找,但很有用.

這感覺會是耗時且需要細心驗證的。記得在 BIOS 裡好像看過有 CPU loadline 之類的選項，要等有空去研究，還有大家的實驗分享了。

實際上非K的H0 step因為原生6P 0E,內部總線是較短的,也就是延遲相對更低, 只是被鎖了SA後Dram時脈變得很有限.但運氣好一點Gear1 DDR4 3600/Gear2 DDR5 5800 還是能達到的,基本也夠用了.

我也覺得 JPlay 用 H0 stepping 比較有道理，所以現在用 non-K CPU。只是目前還在想辦法繞過 Intel 為 non-K 設下的那些障礙，所以都只是在努力提高頻率、降低時序。

曾看到有人把 DDR4 調到 4400MHz/CL14（應該是 CR1，但不太確定）。這樣的設定如果是配合 12 代 CPU，延遲應該非常低。


昨天也用 Intel 的 Memory Latency Checker 測了一下比較接近實際的延遲。果然從之前測到的七十幾 ns 降到五十幾 ns 。

17 aug 2022 audio PC MLC.jpg

[alex0715]

讚讚! 感謝bshsieh兄的無私分享TDR量測的圖形. 讓我們這些沒儀器的人一窺實際狀況.
小白線的反射係數略小於一格, 約當60/1000, 與TDR標準50歐姆輸出阻抗相去不遠
( 55.42-50)/(55.24+50)=49.7/1000
剩下約10.3/1000的反射係數差異可能是高頻下容抗大幅增加吧?

350MHz下, RCA頭比小白線本體處反射細數約高出千分之20~30, 某種程度覺得比我想像中好.
其阻抗當約在59歐姆左右, 使反射係數呈現 (59-50)/(59+50) = 8.3/1000
那麼當發射/接收及S/PDIF線都是75ohm時, RCA頭造成的反射係數有可能比這組多數為50歐姆的組合還好也說不定.

hshsieh兄說的把頭拿掉直接把同軸線焊到板子, 真是EE人該有的拼勁.
不過我在想是不是要乾脆改投I2S陣營. 感覺上在接收端有高精密時鐘重整的條件下, 可以比S/PDIF架構抽出CLK再處理的方式更進一步…..

alex0715兄您好，

44.1KHz/16bit的標準CD格式的SPDIF訊號頻率為5.6448MHz，這應該就是基頻。標準SPDIF訊號Vpp為0.5~0.6V，就以0.5Vpp來計算，假設是5.6448MHz的弦波，slew rate至少要17.7V/us。而如果要傳遞的是方波，那麼slew rate就要更高上不少了。

5.6448MHz的弦波，以一般同軸電纜的波速約為0.66倍光速來計算，波長約為35公尺，1/4波長為8.76公尺。一般來說，傳輸線如果短於1/4波長就可以不用擔心反射波對原始波所造成的嚴重破壞，導致資料傳輸錯誤。但對音響的數位訊號來說，資料不傳錯只是最低標準，也就是DAC可以正確的鎖定訊號。大家所追求的，是盡量壓低jitter，而反射波對原始波的干擾大小，也會直接影響到jitter的大小，所以要求標準自然就高得多。更何況，8.76公尺這個1/4波長是從弦波計算而來，如果是方波，這個波長自然又短得多了。

小弟今天把RC小白線和Nano Dac接上TDR做了一些測量，結果如下圖：
TDR_different_slew_rate_explained.png

小弟用了四個不同rise time的方波(對應到不同的頻寬)來進行TDR，看看方波的頻寬要降到什麼程度，RCA頭/座才會沒有影響。rise time和頻寬之間的換算公式為： 0.35 / rise time = 頻寬 (-3dB)。圖中四個結果由上到下的方波頻寬為20GHz、1GHz、350MHz、100MHz。1GHz為Potato Semi所生產的Buffer IC頻寬，350MHz大約為Ian's TransportPi上面的SPDIF buffer的頻寬，而100MHz就是抓個低標來比較而已。

首先來看20GHz的結果(白線)。左側水平那一段是阻抗約為55歐姆的RC小白線(下方橘紅色框框內有測量值)，前後突起部分就是RCA頭/座阻抗升高的部分。中間大幅度下凹的部分，是Nano Dac的同軸/光纖切換電路裡有個T型分支，造成阻抗下降到40歐姆左右。
TDR-reflections_cases.jpg
此圖來自於Megger.com，顯示常見的幾種TDR反射結果，其中第四種(T-Joint)符合本次測量結果，也就是那個同軸/光纖切換的T型分支電路所造成的。

而最右側的阻抗上升至75歐姆左右(下方橘紅色框框內有測量值)，就是Nano Dac內部的75歐姆終端電阻。

接下來我們看四個不同rise time方波的比較結果，可以發現只有100MHz頻寬的方波，才能無視RCA頭/座的影響。而350MHz以上頻寬的方波，都會被RCA頭/座影響而產生反射干擾。但是話說回來，Buffer IC的頻寬可以輕鬆超過300MHz，但我們用的SPDIF同軸線的頻寬有那麼高嗎？如果線材的頻寬沒那麼高，是不是RCA頭/座的影響就根本無關緊要？

所以小弟就打了個20GHz的方波測量RC小白線的頻寬，結果如下：
2022-08-16T12:09:50.png
經測量rise time為533.98ps，經過公式0.35/rise time來計算頻寬，小白線的-3dB頻寬超過650MHz，而且這還是接上一堆sma轉BNC再轉RCA的廉價轉接頭之後的測量結果，所以實際頻寬一定更高，要傳遞頻寬350MHz以上的方波，不會有問題。

因此，從以上的測量看來，小弟的結論如下：
1. SPDIF訊號方波的頻寬如果高於350MHz，RCA頭/座就會對訊號有影響。
2. 不錯的buffer IC頻寬可以輕鬆超過300MHz，所以在很多情況下，RCA頭/座會影響訊號。
3. 之前小弟有解釋過，方波的slew rate越高(也就是頻寬越高)，對雜訊造成的jitter的免疫力越好。這也就是為什麼國內外DIY界已普遍認定高slew rate的SPDIF buffer IC對提升音質有幫助。
4. Nano DAC的阻抗匹配問題最大的地方在同軸/光纖切換電路。如果能用美工刀把銅箔割開，斷開切換電路，甚至直接用同軸線從RCA座直接拉訊號到終端電阻的位置，如此一來阻抗匹配就會更完美。

[dequad]

斯洛伐克的電腦媒體 HW Cooling 測試了 Intel i5-12400 使用 C0 和 H0 兩種原生晶片的不同版本；有興趣了解兩種原生晶片實際性能差異的話，這是難得的實測資訊：

https://www.hwcooling.net/en/the-same-and-yet-different-intel-core-i5-12400-duel-h0-vs-c0/


intel-core-i5-12400-h0-01-768x909.jpg
（照片出自該篇測試： https://www.hwcooling.net/wp-content...768x909.jpg）


H0 小晶片版本：原生晶片上只有6個 P核 （performance core)、無 E 核
C0 大晶片版本：原生晶片上有8個 P 核和8個 E核（efficient core)，其中兩個 P 核和 8個 E 核被關閉

結論：
性能上的差異微乎其微。意外的是 H0 的延遲並未如想像中比 C0 低。
明顯的差異是 C0 版比較耗電，但因為其晶片大，導熱/散熱佳，溫度反而較低。


週末趁 control PC 到廚房烘咖啡豆，在等烘豆的時候把 audio PC 進一步超頻、降時序。我發現調整電腦 BIOS 裡各項設定對聲音的影響幅度很大，不下於升級周邊硬體設備（外灌電源、換導線等）。

這次調整可能已經接近我目前的組合用 non-K CPU 所能達到的低延遲極限了；反映在聲音上，聽到一些以前不太聽得出來的樂器/人聲音色、整體也變得通透、細節非常多；音像更明確、空氣也更透明。CPU 的溫度比換記憶體前高出不少，維持在51至52度。

這次曾把 CPU cache 的頻率設成和 CPU 一樣。似乎一切正常，想關機的時候才發現無法關掉，一直回到 Windows log in 畫面 。

Intel MLC 測記憶體延遲：
MLC 50.9ns.jpg

Aida64 快樂表 ：
22 aug 2022 audio PC 38.9ns.jpg


Control PC 烘咖啡很稱職

control PC roasting beans.jpg

[bchsieh]

[恕刪]
那麼當發射/接收及S/PDIF線都是75ohm時, RCA頭造成的反射係數有可能比這組多數為50歐姆的組合還好也說不定.

alex0715兄您好，

小弟後來有把CATV 75歐姆線經過F頭轉RCA頭插在Nano Dac上面測量，結果如下：
2022-08-21T09:55:01拷貝.png

線材實測為76歐姆左右，F轉RCA的轉接頭因為是同軸結構，理論上會比很多用焊接或是用螺絲固定RCA頭的SPDIF線，在結構上更適合高頻數位傳輸。如同預期中，75歐姆線材和Nano Dac的搭配，並不會優於小白線+Nano Dac。而阻抗匹配最大的弱點還是在Nano Dac內的電路結構。

看到alex0715兄認為可能在75歐姆的系統中，RCA頭/座造成的反射可能會比50歐姆的組合還好。小弟挖出了應該是目前小弟手中除了Nano Dac以外，有SPDIF輸入的機器：TASCAM US-366 。這是一台多軌數位/類比混音的機器。實機照片如下：
DSC_1189.jpg

因為TASCAM是TEAC專精在專業錄音產品的子品牌，小弟猜測其SPDIF內部線路應該會盡量符合75歐姆規範才是。以下是CATV 75歐姆線接在TASCAM US-366上面的測量結果。
2022-08-21T10:00:23拷貝.png

可以看到20GHz的結果中，阻抗先從75歐姆下降到50歐姆左右，再上升到110歐姆，然後再掉到12.5歐姆左右，接著再緩慢爬升到65歐姆，又出現一個小下陷到55歐姆，再重新爬回75歐姆。真是驚心動魄，峰迴路轉啊。前面75歐姆->50歐姆的部分，應該是RCA頭的阻抗變化，而上升到110歐姆，應該是RCA母座後方的結構所造成。而大幅度下降到12.5~14歐姆的地方，就是TASCAM US-366內部線路的問題了。原因應該跟Nano Dac類似，因為TASCAM US-366的背後也有個同軸/光纖的切換開關，照片如下：
DSC_1190.jpg

沒想到，國際大廠的專業錄音器材的內部電路，似乎也不太注重阻抗匹配，只要信號能夠正常鎖定就好。這令小弟想起多年前在diyaudio曾經有國外網友搜集了各音響大廠的SPDIF輸出和輸入電路，沒想到很多設計根本完全不符合規範，這大概是各廠調出XX之聲的其中一種調音手段吧。

所以小弟認為，使用RCA頭，無論是50還是75歐姆，都離合格的阻抗匹配有一大段距離。如果要有好的阻抗匹配，第一就必須捨棄RCA頭，第二必須尋找有好好遵守阻抗匹配原則設計電路的轉盤和DAC。

hshsieh兄說的把頭拿掉直接把同軸線焊到板子, 真是EE人該有的拼勁.
[恕刪]

alex0715兄您可能誤會小弟的意思了。小弟的意思是從Nano Dac內部跳過電路板電路，用同軸線直接連接RCA座和接收晶片，自己再補上終端電阻，這樣應該是最沒有問題的方法。

小弟非電子電機科班出身，工作內容也不是相關產業。小弟純粹只是業餘愛玩而已。從alex0715兄的貼文看來，您應該是科班出身或是相關工作領域的專業人士。如果小弟的貼文內容有任何疏漏或是錯誤，還請您多多指教和指正。